En SC11, Intel Corporation dio a conocer detalles sobre la próxima generación de la compañía Intel Xeon basados ​​en el procesador Intel Core y muchos integrado (Intel MIC), las plataformas basadas en diseñados para computación de alto rendimiento (HPC). La compañía también destacó las nuevas inversiones en investigación y desarrollo que conduzcan a la industria de Exascale rendimiento en el año 2018.

Durante su presentación en la conferencia, Rajeeb Hazra, director general de Computación Técnica, centro de datos de Intel y el Grupo de Sistemas Conectados, dijo que el procesador Intel Xeon de la familia E5 es el procesador del primer servidor de apoyo a la integración completa de la especificación PCI Express 3.0 **. PCIe 3.0 ** Se estima que el doble del ancho de banda de interconexión sobre la especificación PCIe 2.0, al tiempo que permite un menor consumo y mayor densidad de las implementaciones de servidor. Los nuevos controladores de tela aprovechando la especificación PCI Express 3.0 permite ampliar más eficiente de transferencia de datos de rendimiento y con el creciente número de nodos de supercomputadoras de alto rendimiento.

Los primeros puntos de referencia, el rendimiento reveló que el Intel Xeon E5 ofrece hasta 2,1 horas * ** un mayor rendimiento en las materias primas FLOPS (operaciones de punto flotante por segundo, medida por Linpack *) y el rendimiento hasta en un 70 por ciento más con las cargas de trabajo HPC real en comparación con la generación anterior de procesadores Intel Xeon serie 5600.

“La aceptación del cliente de los procesadores Intel ® Xeon ® E5 ha superado nuestras expectativas y está impulsando el rápido debut en la lista TOP500 de cualquier procesador de la historia de Intel”, dijo Hazra. “Reunir, analizar y compartir grandes cantidades de información es fundamental para las actividades de la ciencia actual y requiere nuevos niveles de rendimiento del procesador y de tecnologías diseñadas precisamente para este propósito.”

Los procesadores Intel ® Xeon ® E5 hecho su camino en la lista TOP500 en el año del 40 aniversario de la disponibilidad del primer microprocesador del mundo (el procesador de Intel 4004) y en el 10 º aniversario del lanzamiento de la marca Intel Xeon. Desde la introducción de los procesadores Intel Xeon en el año 2001, Intel estima que el rendimiento del procesador Xeon se ha incrementado en más de 130 veces ***.

Dos meses desde que sus envíos iniciales a los centros de supercomputación, los procesadores Intel Xeon E5 ahora, el poder de 10 sistemas en la lista TOP500. Más de 20.000 de estos procesadores se encuentran en operación, entregando un rendimiento acumulado máximo de más de 3,4 petaflops.

Como se anunció previamente, el próximo procesador Intel Xeon de la familia va a poder E5 varias supercomputadoras futuro, incluyendo los 10 PFLOPS “estampida” de Texas Advanced Computing Center, el 1,6 PFLOPs “Yellowstone” en el Centro Nacional de Investigación Atmosférica, el 1,6 PFLOPS “Curie “en Genci, el sistema 1.3 en PFLOPS Internacional de Energía de Fusión del Centro de Investigación (IFERC) y más de 1 PFLOPS” Pléyades “La expansión de la NASA.

Intel comenzó a enviar el procesador Intel Xeon de la familia E5 a un pequeño número de clientes de la nube y HPC en septiembre, con una amplia disponibilidad prevista en el primer semestre de 2012. Intel está dando seguimiento a más de 400 premios de diseño para el procesador Intel Xeon de la familia E5, casi el doble de la cantidad en el momento de lanzamiento de la nueva generación Xeon 5500/5600. La demanda de unidades de producción inicial es de aproximadamente 20 veces mayor que para las generaciones anteriores de la Intel Xeon 5500 o 5600 procesadores de la serie.

Durante SC’11 Intel también dio detalles sobre su línea de gran expansión de las placas de servidor y el chasis, incluyendo los productos específicamente optimizado para HPC, que estará listo para apoyar el lanzamiento del procesador Intel Xeon E5.

En primer lugar Teraflops Intel Core integrado Muchos Co-Processor sirve de telón de
Intel también ha reiterado su compromiso de ofrecer la plataforma más eficiente y amigable de programación para aplicaciones altamente paralelas. Los beneficios de la arquitectura Intel MIC en el modelado del tiempo, la tomografía, las proteínas de simulación de materiales plegables y avanzada se muestra en el stand de Intel en SC’11.

La primera presentación de la primera de silicio “Rincón de los Caballeros” co-procesador de Intel demostró que la arquitectura es capaz de entregar más de 1 TFLOPS de rendimiento de punto flotante de doble precisión (medida por el de doble precisión, el general Matrix Matrix referencia multiplicación – DGEMM *). Esta fue la primera demostración de un solo chip de procesamiento capaz de alcanzar un nivel de rendimiento.

“Intel demostró por primera vez utilizando una supercomputadora Teraflop 9680 Intel ® Pentium ® Pro procesadores en el 1997 como parte del Laboratorio Sandia” ASCI Red “sistema”, dijo Hazra. “Contar con esta actuación ahora en un solo chip basado en Intel MIC arquitectura es un hito que volverá a ser grabado en la historia de HPC.”

“Rincón de los Caballeros”, el primer producto comercial de Intel arquitectura MIC, serán fabricados utilizando la última de Intel en 3-D Tri-Puerta de proceso de 22 nm de transistores, y contará con más de 50 núcleos. Cuando esté disponible, los productos de Intel MIC ofrecerá un alto rendimiento de una arquitectura diseñada específicamente para procesar cargas de trabajo altamente paralelas, y la compatibilidad con el modelo actual de programación y herramientas de x86.

Hazra señaló que el “Rincón de los Caballeros” co-procesador es muy singular ya que, a diferencia de los aceleradores tradicionales, es totalmente accesible y completamente funcional programable como nodo HPC de cálculo, visible para las aplicaciones como si fuera un equipo que cuenta con su propio Linux basada *- independiente del sistema operativo del sistema operativo host.

Uno de los beneficios de Intel MIC arquitectura es la capacidad de ejecutar aplicaciones existentes sin necesidad de portar el código a un entorno de programación. Esto permitirá a los científicos a utilizar la CPU y el rendimiento co-procesador de manera simultánea con las actuales aplicaciones basadas en x86, espectacular ahorro de tiempo, costo y recursos que de otro modo sería necesario para volver a escribir a la alternativa lenguajes propietarios.

Intel aumenta la inversión en los laboratorios de computación de Exascale
Como ya se anunció en la Conferencia Internacional de Supercomputación de 2011 en Hamburgo, Alemania, el objetivo de Intel es ofrecer de Exascale nivel de rendimiento en el año 2018 (que es más de 100 veces más rápido rendimiento que está disponible), mientras que sólo requiere dos veces el consumo de energía de la corriente supercomputadora. Fundamental para lograr ese objetivo está trabajando de cerca con la comunidad de HPC, y hoy Hazra anunció varias nuevas iniciativas que contribuyan a lograr ese objetivo.

Intel y el Barcelona Supercomputing Center (BSC) han firmado un acuerdo de varios años para crear el Laboratorio de Exascale en Barcelona, ​​cuarto de Intel Europea de Exascale laboratorio I + D que se une a los ya existentes en París, Jülich (Alemania) y Lueven (Bélgica). Este nuevo laboratorio se centrará en los problemas de escalabilidad en los sistemas de programación y tiempo de ejecución de las supercomputadoras de Exascale.

Además, la Ciencia y Consejo de Instalaciones Tecnológicas (STFC) e Intel han firmado un memorando de entendimiento para desarrollar y probar la tecnología que se requiere para alimentar las supercomputadoras del mañana. En virtud de este acuerdo inicial, científicos de la computación del STFC en su Laboratorio de Daresbury en Inglaterra e Intel trabajarán juntos para probar y evaluar el hardware actual y el futuro de Intel con aplicaciones de software líderes para asegurar que los científicos están listos para explotar los sistemas de Intel superordenador del futuro.